## PATENT APPLICATION

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

Hideaki SUZUKI

Group Art Unit: TBD

Application No.: TBD

Examiner: TBD

Filed: Herewith

Attorney Dkt. No.: 108391-00035

For: SEMICONDUCTOR MEMORY DEVICE

# **CLAIM FOR PRIORITY**

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Date: August 20, 2003

Sir:

The benefit of the filing date of the following prior foreign application in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

# Japanese Patent Application No. 2002-241109 filed August 21, 2002

In support of this claim, certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of these/this document.

Please charge any fee deficiency or credit any overpayment with respect to this paper to Deposit Account No. 01-2300, making reference to Attorney Docket No. 108391-00035.

Respectfully submitted,

Charles M. Marmelstein Registration No. 25,895

Customer No. 004372
ARENT FOX KINTNER PLOTKIN & KAHN, PLLC
1050 Connecticut Avenue, N.W., Suite 400
Washington, D.C. 20036-5339

Tel: (202) 857-6000 Fax: (202) 638-4810

CMM/mzk

# 日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月21日

出 願 番 号

Application Number:

特願2002-241109

[ ST.10/C ]:

[JP2002-241109]

出 願 人 Applicant(s):

富士通株式会社

2003年 1月 7日

特 許 庁 長 官 Commissioner, Japan Patent Office



#### 特2002-241109

【書類名】 特許願

【整理番号】 0240380

【提出日】 平成14年 8月21日

【あて先】 特許庁長官殿

【国際特許分類】 G11C 11/401

【発明の名称】 半導体記憶装置

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

·株式会社内

【氏名】 鈴木 英明

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100104190

【弁理士】

【氏名又は名称】 酒井 昭徳

【手数料の表示】

【予納台帳番号】 041759

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9906241

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項1】 強誘電体メモリよりなるメモリブロック、および前記メモリブロックに対するアクセスの制御をおこなう周辺回路を有する半導体記憶装置において、

前記メモリブロックに対するデータ読み出し動作によって前記メモリブロックのデータが破壊された領域に、当該破壊されたデータを書き戻す動作を停止するデータ破壊手段を具備することを特徴とする半導体記憶装置。

【請求項2】 前記データ破壊手段は、ビット線が接地電位にプリチャージ された後にプレート線の電位を下げるプレート線制御回路を有することを特徴と する請求項1に記載の半導体記憶装置。

【請求項3】 前記プレート線制御回路がプレート線の電位を下げるタイミングを、ビット線が接地電位にプリチャージされる前にするか、ビット線が接地電位にプリチャージされた後にするかを、外部から切り替える切り替え手段を備えていることを特徴とする請求項2に記載の半導体記憶装置。

【請求項4】 前記切り替え手段は、外部から入力される制御信号であることを特徴とする請求項3に記載の半導体記憶装置。

【請求項5】 ビット線が接地電位にプリチャージされた後に、前記プレート線制御回路がプレート線の電位を下げるまでの間、ワード線を書き込み電圧まで昇圧する動作を停止する昇圧停止手段を備えていることを特徴とする請求項1~4のいずれか一つに記載の半導体記憶装置。

【請求項6】 前記昇圧停止手段は、ワード線に接続されたカップリング容量の電位を制御するブースト制御回路であることを特徴とする請求項5に記載の半導体記憶装置。

【請求項7】 前記メモリブロックから読み出されたデータを外部へ出力するのを停止するデータ出力停止手段を備えていることを特徴とする請求項1~6のいずれか一つに記載の半導体記憶装置。

【請求項8】 前記データ出力停止手段は、ビット線を所定電位にクランプ

するクランプ回路であることを特徴とする請求項7に記載の半導体記憶装置。

【請求項9】 センスアンプがビット線の電位を増幅するのを停止するセンシング停止手段を備えていることを特徴とする請求項7または8に記載の半導体記憶装置。

【請求項10】 同一のプレート線と組み合わされている2本のワード線の電位を同時に上昇させる多重選択手段を備えていることを特徴とする請求項1~9のいずれか一つに記載の半導体記憶装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、強誘電体メモリで構成された半導体記憶装置に関する。

[0002]

強誘電体メモリは、キャパシタ膜に強誘電体を用い、その残留分極によってデータを記憶する不揮発性メモリである。データを保持するのに電源が不要であるため、ICカードにデータを記憶保持させるための記憶装置としての適用が考えられる。将来的には、各種アプリケーションを一枚のICカードに組み込んだ多目的ICカードなども考えられる。このような多目的ICカードでは、強誘電体メモリよりなる記憶装置(以下、単にFeRAMとする)は、データの保存のためだけでなく、アプリケーションの作業領域としても使用されると考えられる。

[0003]

【従来の技術】

従来のFeRAMにおけるデータ読み出し処理は、図24に示すように、メモリセルからビット線にデータを読み出し(ステップS241)、それをセンスアンプで増幅して(ステップS242)、外部へ出力した後(ステップS243)、データの読み出しにより破壊されたデータをメモリセルに書き戻し(ステップS244)、ビット線を接地電位にプリチャージして初期化する(ステップS245)という流れとなっている。ステップS244のデータの書き戻し作業は、リストアと呼ばれている。

[0004]

図25は、従来のFeRAMにおけるデータ読み出し処理のタイミング・ダイヤグラムである。図25に示すように、データ読み出し時には、プリチャージ信号(/PRC)の電位が相対的に低い電位レベル(以下、Lレベルとする)となり、ワード線(WL)の電位、およびプレート線を駆動する信号(PLCLK)がともに相対的に高い電位レベル(以下、Hレベルとする)となる。

[0005]

その状態で、センスアンプを駆動する信号(SACLK)がHレベルとなると、一対のビット線BL,/BLの電位のセンシングがおこなわれ、ビット線BL,/BLの電位が確定する。その後、ワード線(WL)がさらに高い電圧まで昇圧され、リストアがおこなわれる。その後、プリチャージ信号(/PRC)の電位がHレベルに復帰し、ビット線BL,/BLがプリチャージされて初期化される。

[0006]

図26は、従来のFeRAMにおけるワード線(WL)を昇圧させるための回路の構成を示す図であり、図27はその動作のタイミング・ダイヤグラムである。図26および図27に示すように、ワード線(WL)を起動するための信号(WLBOOT)により第1のMOSトランジスタ1がアクティブとなり、図示しないワード線駆動回路からHレベルのワード線イネーブル信号(WLE)が供給される。そして、第2のMOSトランジスタ2がアクティブとなる。

[0007]

それによって、ワード線(WL)に、図示しないワード線駆動回路から供給された信号(WLCLOCK)がバッファ3を介して正の電源電位(以下、VDDとする)レベルのワード線駆動クロック信号(WLCLK)として供給され、ワード線(WL)がほぼVDDレベルまで充電される。ワード線(WL)には、カップリング容量となるコンデンサ4が接続されている。リストアの動作時には、このコンデンサ4の駆動信号(BOOSTCLK)がHレベルとなり、カップリングによりワード線(WL)のレベルが昇圧される。

[0008]

ところで、FeRAMの構成において、ワード線(WL)とプレート線との組

み合わせに関し、つぎの二つのタイプがある。第1は、図28に示すように、WL1のワード線にPL1のプレート線が対応し、WL2のワード線にPL2のプレート線が対応するという1対1対応のタイプである。第2は、図29に示すように、WL1とWL2のワード線がPL1のプレート線を共有するというタイプである。図30は、従来のプレート線共有タイプのFeRAMにおけるワード線選択を制御する回路の構成を示す図であり、図31はその動作のタイミング・ダイヤグラムである。

[0009]

図30および図31に示すように、ブロック選択信号(BLOCKSEL)が Hレベルとなり、アドレス選択信号(ADDR\_SEL)がHレベルとなると、 それらを入力とする第1のナンド・ゲート10の出力信号はLレベルとなり、第 1のNMOSトランジスタ11にLレベルのゲート信号(WLPC1)として供 給される。したがって、第1のNMOSトランジスタ11はオフ状態となる。

[0010]

また、第1のナンド・ゲート10の出力信号は、第1のインバータ12により 反転され、HレベルのWLBOOT信号の入力によって第2のNMOSトランジ スタ13がオンしたときに、第3のNMOSトランジスタ14にHレベルのゲート信号(WLSEL1GT)として供給される。したがって、第3のNMOSトランジスタ14はオン状態となる。このとき、第3のNMOSトランジスタ14 のドレインに、図示しないワード線駆動回路からHレベルのWLCLOCK信号 が供給されると、第3のNMOSトランジスタ14のソースから、1本のプレート線を共有する一対のワード線のうちの第1のワード線に対して、VDDレベル のワード線駆動クロック信号(WLCLK1L)が出力される。つまり、第1の ワード線が選択される。

[0011]

一方、アドレス選択信号(ADDR\_SEL)がHレベルであるため、それを 反転したアドレス選択信号(/ADDR\_SEL)はLレベルとなる。このLレベルのアドレス選択信号(/ADDR\_SEL)とHレベルのブロック選択信号 (BLOCKSEL)を入力とする第2のナンド・ゲート15の出力信号はHレ ベルとなる。したがって、第4のNMOSトランジスタ16のゲートには、第2のナンド・ゲート15からHレベルのゲート信号(WLPC2)が供給されることになり、第4のNMOSトランジスタ16はオン状態となる。この第4のNMOSトランジスタ16のオンにより、1本のプレート線を共有する一対のワード線のうちの第2のワード線に対するワード線駆動クロック信号(WLCLK2L)が接地電位となるので、第2のワード線は非選択状態となる。

#### [0012]

このとき、第2のナンド・ゲート15の出力信号は、第2のインバータ17により反転されてLレベルとなる。このLレベルの信号は、HレベルのWLBOOT信号の入力によって第5のNMOSトランジスタ18がオンしたときに、第6のNMOSトランジスタ19にゲート信号(WLSEL2GT)として供給される。したがって、第6のNMOSトランジスタ19はオフ状態となり、図示しないワード線駆動回路から供給されたHレベルのWLCLOCK信号が、第2のワード線に対するワード線駆動クロック信号(WLCLK2L)として出力されるのを防いでいる。

#### [0013]

#### 【発明が解決しようとする課題】

しかしながら、上述したように、将来、多目的ICカード等において、FeR AMをアプリケーションの作業領域として使用した場合、アプリケーションの作業が終了し、作業中にFeRAMに供給されていた電源が遮断されても、FeR AMには作業中のデータが残ってしまう。この作業領域からの意図しないデータの漏洩を防ぐには、アプリケーションの作業終了時に、不要なデータを消去したり、無意味なデータを上書きして、不要データの破壊をおこなう必要がある。そのため、煩雑な手続きが必要であったり、任意のビットのデータを反転させてリストアする際に、センスアンプのラッチを反転させるため、無駄な電力が消費されるなどの問題点がある。

#### [0014]

また、従来、不当な手段によりデータにアクセスされるのを防ぐため、アクセス認証の失敗回数の上限値をあらかじめ決めておき、アクセス認証が失敗した回

数を記録することにより、安全性を確保するシステムがあるが、この上限値を改 鋳される危険性があり、必ずしも万能ではないという問題点がある。

[0015]

本発明は、上記問題点に鑑みてなされたものであって、FeRAMに保存されている不要なデータを効率よく、かつ少ない消費電力で破壊することが可能な半導体記憶装置を提供することを目的とする。

[0016]

#### 【課題を解決するための手段】

上記目的を達成するため、本発明は、FeRAMにおいて、アドレスにより指定されたメモリ領域に対して読み出し動作をおこなった後、ビット線を接地電位にプリチャージしてからプレート線の電位を下げることによって、その読み出し動作によってデータが破壊された領域にデータが書き戻されるのを停止する構成であることを特徴とする。その際、ワード線の電位を、データの書き戻しのための電位まで昇圧せずに、VDDレベルに保つ構成としてもよい。また、ビット線を接地電位にクランプすることによって、読み出されたデータが外部へ出力されるのを停止する構成とし、センスアンプの動作を停止する構成としてもよい。

[0017]

この発明によれば、データの読み出し動作によって、そのデータ読み出し対象のメモリ領域のデータは破壊されるが、その破壊されたデータが読み出し動作後に書き戻されないので、当該メモリ領域のデータは破壊されたままとなる。また、ワード線の昇圧や、センスアンプの動作が停止されることによって、消費電力が抑えられる。

[0018]

#### 【発明の実施の形態】

以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図1は、本発明にかかる半導体記憶装置の全体構成を示す概略図である。図1に示すように、このメモリデバイス(半導体記憶装置)20は、強誘電体メモリからなる不揮発性のメモリブロック21、そのメモリブロック21に対するデータの書き込み動作、読み出し動作、または消去動作などを制御するための、たとえばX

デコーダ回路やYデコーダ回路やセンスアンプなどからなるメモリブロック周辺回路22、およびメモリブロック21に対するデータの入出力のインタフェース (I/O Interface) 23を有する。また、外部からアドレス信号、切り替え手段としての機能を有する制御信号であるデータ破壊信号 (DEL)、およびチップ選択信号 (/CS)がそれぞれ入力される各種制御信号線24,25,26、並びにデータバス27が設けられている。

#### [0019]

図2は、図1に示すメモリデバイス20の図示しないプレート線を駆動するためのプレート線制御回路の機能について説明するための図である。図2に示すように、プレート線制御回路(PLCTL)30は、従来のFeRAMにおいて用いられていたプレート線を駆動するための信号(PLCLK)、ワード線駆動クロック信号(WLCLK)およびプリチャージ信号(/PRC)を用い、これらの信号とデータ破壊信号(DEL)とに基づいて、プレート線を駆動するための新たな信号(PLDRV)を生成する。この新たなプレート線駆動信号(PLDRV)によりプレート線が駆動され、データの破壊がおこなわれる。したがって、プレート線制御回路(PLCTL)30は、データ破壊手段としての機能を有する。

#### [0020]

新たなプレート線駆動信号(PLDRV)は、従来のプレート線駆動信号(PLCLK)よりも、立ち下がりのタイミングが遅くなり、ビット線が接地電位にプリチャージされた後に立ち下がる。新たなプレート線駆動信号(PLDRV)の立ち下がりのタイミングが、図2において破線で示す従来のプレート線駆動信号(PLCLK)と同じになるか、それよりも遅いタイミングになるかは、データ破壊信号(DEL)に基づいて制御される。

#### [0021]

図3は、プレート線制御回路(PLCTL)30の構成の一例を示す回路図である。図3に示すように、プレート線制御回路(PLCTL)30は、たとえば1個のPMOSトランジスタ31、4個のNMOSトランジスタ32,33,34,35、ナンド・ゲート36および6個のインバータ37,38,39,40

,41,42により構成されている。従来のプレート線駆動信号(PLCLK)は、第1のインバータ37により反転され、PMOSトランジスタ31および第1のNMOSトランジスタ32により構成されるインバータ回路に入力される。 このインバータ回路から新たなプレート線駆動信号(PLDRV)が出力される

[0022]

第1のNMOSトランジスタ32のソースは、第2のNMOSトランジスタ33のドレインに接続されている。第2のNMOSトランジスタ33のソース電位は、負の電源電位または接地電位(以下、VSSとする)レベルである。したがって、第2のNMOSトランジスタ33がオン状態のときに、新たなプレート線駆動信号(PLDRV)は、従来のプレート線駆動信号(PLCLK)と同じになる。つまり、新たなプレート線駆動信号(PLDRV)の立ち下がりのタイミングは、図2において破線で示す従来のプレート線駆動信号(PLCLK)と同じになる。

[0023]

第2のNMOSトランジスタ33のオン/オフの切り替えは、データ破壊信号 (DEL) に基づいて制御される。データ破壊信号 (DEL) は、第3のNMO Sトランジスタ34がオン状態のときに、プレート線制御回路 (PLCTL) 3 0内に取り込まれ、第2のインバータ38と第3のインバータ39によりラッチ される。第3のNMOSトランジスタ34のオン/オフの切り替えは、ワード線 駆動クロック信号 (WLCLK) に基づいて制御される。

[0024]

ラッチされた信号(LATCHED\_DEL2)は、第4のインバータ40により反転される。この反転された信号(DELCTL2)と、プリチャージ信号(/PRC)を第5のインバータ41により反転した信号とが、ナンド・ゲート36に入力される。このナンド・ゲート36の出力信号は、第2のNMOSトランジスタ33のゲートに入力され、第2のNMOSトランジスタ33のオン/オフの切り替えを制御する。

[0025]

また、第2のインバータ38と第3のインバータ39によりラッチされた信号 (LATCHED\_DEL2) は、第4のNMOSトランジスタ35がオン状態 になることによって、VSSレベルにリセットされる。第4のNMOSトランジスタ35のオン/オフの切り替えは、ワード線駆動クロック信号 (WLCLK) が第6のインバータ42により反転された信号に基づいて制御される。

[0026]

図4は、メモリデバイス20から読み出されたデータを、メモリデバイス20の外部へ出力するか否かを制御するために、データ破壊信号(DEL)をラッチする回路の機能について説明するための図である。図4に示すように、データ破壊信号ラッチ回路50は、チップ選択信号(/CS)に基づいて、データ破壊信号(DEL)をラッチし、そのラッチした信号を、読み出し動作を制御する信号(DELCTL)として出力する。

[0027]

図5は、データ破壊信号ラッチ回路50の構成の一例を示す回路図である。図5に示すように、データ破壊信号ラッチ回路50は、たとえば2個のPMOSトランジスタ51,52、3個のNMOSトランジスタ53,54,55、ナンド・ゲート56、7個のインバータ57,58,59,60,61,62,63および2個の遅延線64,65により構成されている。

[0028]

データ破壊信号ラッチ回路50に入力されたチップ選択信号(/CS)は、第7のインバータ57により反転される。その反転された信号(CSO)は、チップ選択信号(/CS)を第1の遅延線64により遅延させた信号(/DELAY ED\_CS)とともに、第2のナンド・ゲート56に入力される。第2のナンド・ゲート56の出力信号は、第8のインバータ58により反転される。その反転された信号(CS\_EDGEO)は、第2の遅延線65により遅延される。

[0029]

第2の遅延線65により遅延された信号(CS\_EDGE1)は、第9のインバータ59により反転されて第2のPMOSトランジスタ51のゲートに入力されるとともに、第5のNMOSトランジスタ53のゲートに入力される。第2の

PMOSトランジスタ51と第5のNMOSトランジスタ53とは、ドレインが 共通接続されており、ここから出力された信号(/LATCHED\_DEL1) は、第10のインバータ60と第11のインバータ61によりラッチされる。ラ ッチされた信号は、第12のインバータ62により反転され、読み出し動作を制 御する信号(DELCTL)として出力される。

[0030]

第2のPMOSトランジスタ51のソース電位は、第3のPMOSトランジスタ52がオン状態のときに、VDDレベルとなる。一方、第5のNMOSトランジスタ53のソース電位は、第6のNMOSトランジスタ54がオン状態のときに、VSSレベルとなる。第3のPMOSトランジスタ52および第6のNMOSトランジスタ54のオン/オフの切り替えは、データ破壊信号(DEL)が第13のインバータ63により反転された信号(/DELO)に基づいて制御される。

[0031]

また、第10のインバータ60と第11のインバータ61によりラッチされた信号(/LATCHED\_DEL1)は、第7のNMOSトランジスタ55がオン状態になることによって、VSSレベルにリセットされる。第7のNMOSトランジスタ55のオン/オフの切り替えは、チップ選択信号(/CS)に基づいて制御される。

[0032]

図6は、メモリデバイス20から読み出されたデータを、メモリデバイス20の外部へ出力しないためにビット線の電位をクランプする回路の構成の一例を示す回路図である。図6に示すように、ビット線BL, /BLには、プリチャージ用の第8のNMOSトランジスタ66が接続されている。このNMOSトランジスタ66のオン/オフの切り替えは、クランプ制御信号(CLAMPCTL)に基づいて制御される。

[0033]

クランプ制御信号(CLAMPCTL)は、データ破壊信号ラッチ回路50から出力された読み出し制御信号(DELCTL)と、従来のFeRAMにおいて

用いられていたセンスアンプを駆動する信号(SACLK)とを入力とするアンド・ゲート67から出力される。データの読み出し時にビット線BL,/BLがクランプされると、読み出されたデータが外部に出力されなくなる。したがって、第8のNMOSトランジスタ66およびアンド・ゲート67は、データ出力停止手段としての機能を有する。なお、従来のFeRAMにおいて用いられていたセンスアンプを駆動する信号(SACLK)の代わりに、ワード線やプレート線を制御する信号を用いてもよい。

[0034]

図7は、センスアンプによるセンシング動作を制御する回路の機能について説明するための図である。図7に示すように、センスアンプ制御回路(S/A Controller)70は、たとえば読み出し動作を制御する信号(DELCTL)の反転信号(/DELCTL)と、従来のセンスアンプ駆動信号(SACLK)との論理積をセンスアンプ・イネーブル信号(SAE)として出力する回路である。センスアンプ・イネーブル信号(SAE)は、図示しないセンスアンプ駆動回路に供給され、それによってセンスアンプが駆動される。したがって、センスアンプ制御回路70はセンシング停止手段としての機能を有する。

[0035]

図8は、ワード線(WL)の昇圧を制御する回路の構成の一例を示す図である。図8に示すように、本実施の形態におけるワード線昇圧制御回路80は、従来の回路(図26参照)の構成に、ブースト制御回路(BOOST Controller)81を追加した構成となっている。なお、図8に示す構成において、図26と同じ構成については同一の符号を付して説明を省略する。ブースト制御回路81は、カップリング容量となるコンデンサ4を駆動するために従来のFeRAMにおいて用いられていた信号(BOOSTCLK)と、データ破壊信号(DEL)の反転信号(/DEL)との論理積をとり、それをコンデンサ4の新たな駆動信号(BOOSTCTL)として出力する。したがって、ブースト制御回路81は昇圧停止手段としての機能を有する。

[0036]

つぎに、上述した構成のメモリデバイス20の動作について説明する。まず、

メモリデバイス20から読み出されたデータを外部へ出力するとともに、データが読み出されたメモリ領域のデータを破壊する場合(ケース1とする)の動作について説明する。この場合の処理は、図9に示すように、メモリセルからビット線にデータを読み出し(ステップS91)、それをセンスアンプで増幅して(ステップS92)、外部へ出力した後(ステップS93)、プレート線の電位を下げる前に、ビット線を接地電位(GND)にプリチャージして初期化する(ステップS94)というシーケンスとなる。

[0037]

つぎに、ケース1の動作タイミングについて説明する。ここで、本実施の形態では、特に限定しないが、たとえばデータ破壊信号(DEL)がLレベルのときに、通常動作、すなわちデータ読み出しにともなってリストアをおこなうように動作するものとする。

[0038]

図10は、ケース1のタイミング・ダイヤグラムである(各種信号については、図3および図5を参照)。図10に示すように、まず、ローアクティブであるチップ選択信号(/CS)がHレベルからLレベルに切り替わる。それによって、プリチャージ信号(/PRC)がHレベルからLレベルに切り替わる。データ破壊信号(DELCTL)、ワード線駆動クロック信号(WLCLK)、従来のプレート線駆動信号(PLCLK)および新たなプレート線駆動信号(PLDRV)はLレベルのままである。

[0039]

ついで、データ破壊信号(DEL)がHレベルに切り替わる。そして、ワード 線駆動クロック信号(WLCLK)がHレベルに切り替わり、Hレベルのデータ 破壊信号(LATCHED\_DEL2)がラッチされる。また、従来のプレート 線駆動信号(PLCLK)がHレベルに切り替わり、新たなプレート線駆動信号 (PLDRV)もHレベルに切り替わる。そして、データの読み出しがおこなわ れる。

[0040]

データの読み出しが終了すると、従来のプレート線駆動信号(PLCLK)が

Lレベルに切り替わる。しかし、ワード線駆動クロック信号(WLCLK)がHレベルの間は、プレート線制御回路(PLCTL)30にHレベルのデータ破壊信号(LATCHED\_DEL2)がラッチされているため、新たなプレート線駆動信号(PLDRV)はHレベルのままである。この間に、ビット線が接地電位にプリチャージされる。その後、プリチャージ信号(/PRC)がHレベルに戻る。それに伴って、新たなプレート線駆動信号(PLDRV)はLレベルに戻る。つまり、プレート線の電位が下がる前にビット線が初期化されるので、リストアはおこなわれない。

#### [0041]

その後、ワード線駆動クロック信号(WLCLK)がLレベルに切り替わり、 ラッチされていたHレベルのデータ破壊信号(LATCHED\_DEL2)はL レベルにリセットされる。そして、チップ選択信号(/CS)がHレベルに復帰 し、つづいてデータ破壊信号(DEL)がLレベルに復帰して、ケース1の動作 が終了する。

#### [0042]

つぎに、メモリデバイス20から読み出されたデータを外部へ出力しないで、データが読み出されたメモリ領域のデータを破壊する場合(ケース2とする)の動作について説明する。この場合の処理は、図11に示すように、メモリセルからビット線にデータを読み出し(ステップS111)、その直後にプレート線の電位を高くしたまま、ビット線を接地電位にプリチャージして初期化する(ステップS112)というシーケンスとなる。

#### [0043]

つぎに、ケース2の動作タイミングについて説明する。図12は、ケース2の制御系の信号のタイミング・ダイヤグラムであり、図13は、ビット線に関する信号のタイミング・ダイヤグラムである(各種信号については、図3、図5および図6を参照)。図12および図13に示すように、まず、データ破壊信号(DEL)がLレベルからHレベルに切り替わる。その後に、ローアクティブであるチップ選択信号(/CS)がHレベルからLレベルに切り替わる。

#### [0044]

それによって、データ破壊信号ラッチ回路50にHレベルの信号(/LATC HED\_DEL1)がラッチされるので、読み出し動作を制御する信号(DEL CTL)は、LレベルからHレベルに切り替わる。また、プリチャージ信号(/PRC)がHレベルからLレベルに切り替わる。ワード線駆動クロック信号(WLCLK)、従来のプレート線駆動信号(PLCLK)および新たなプレート線駆動信号(PLDRV)はLレベルのままである。

[0045]

ついで、ワード線駆動クロック信号(WLCLK)がHレベルに切り替わり、 Hレベルのデータ破壊信号(LATCHED\_DEL2)がラッチされる。また 、従来のプレート線駆動信号(PLCLK)がHレベルに切り替わり、新たなプレート線駆動信号(PLDRV)もHレベルに切り替わる。そして、ビット線B L,/BLにデータが読み出される。

[0046]

ついで、ここまで従来のセンスアンプ駆動信号(SACLK)とクランプ制御信号(CLAMPCTL)はLレベルであったが、従来のセンスアンプ駆動信号(SACLK)がHレベルに切り替わる。それに伴って、クランプ制御信号(CLAMPCTL)もHレベルに切り替わる。それによって、ビット線BL、/BLが接地電位にクランプされる。

[0047]

その後、従来のプレート線駆動信号(PLCLK)がLレベルに切り替わり、 従来のセンスアンプ駆動信号(SACLK)とクランプ制御信号(CLAMPC TL)がLレベルに戻る。その後、プリチャージ信号(/PRC)がHレベルに 戻り、新たなプレート線駆動信号(PLDRV)がLレベルに戻る。この場合も 、プレート線の電位が下がる前にビット線が初期化されているので、リストアは おこなわれない。

[0048]

その後、ワード線駆動クロック信号(WLCLK)がLレベルに切り替わる。 さらに、チップ選択信号(/CS)がHレベルに復帰する。それに伴って、デー タ破壊信号ラッチ回路50にラッチされていたHレベルの信号(/LATCHE D\_DEL1)がLレベルにリセットされるので、読み出し動作を制御する信号 (DELCTL) もLレベルにリセットされる。そして、データ破壊信号 (DEL) がLレベルに復帰して、ケース2の動作が終了する。

## [0049]

上述したケース1およびケース2においては、図14に示すように、データ破壊信号(DEL)がHレベルになることによって、その反転信号(/DEL)は Lレベルとなる。そのため、ビット線へのデータの読み出しが終わった後、従来のワード線(WL)を昇圧するための信号(BOOSTCLK)がHレベルになっても、ワード線(WL)を昇圧するための新たな信号(BOOSTCTL)は Lレベルのままである(図8参照)。したがって、ワード線(WL)に接続されたコンデンサ4の電位が上がらないため、ワード線(WL)は昇圧されない。

#### [0050]

また、上述したケース2において、図15に示すように、読み出し動作を制御する信号(DELCTL)がHレベルになることによって、その反転信号(/DELCTL)はLレベルとなる。そのため、データの読み出し時に、従来のセンスアンプ駆動信号(SACLK)がHレベルになっても、センスアンプ・イネーブル信号(SAE)はLレベルのままである(図7参照)。したがって、センスアンプは駆動しない。

#### [0051]

つぎに、メモリデバイス20から読み出されたデータを外部へ出力するとともに、データが読み出されたメモリ領域にデータを書き戻す動作、すなわち通常の動作について説明する。この場合の処理は、図24に示す従来の処理と同じである。図16は、通常動作のタイミング・ダイヤグラムである(各種信号については、図3および図5を参照)。図16に示すように、まず、ローアクティブであるチップ選択信号(/CS)がHレベルからLレベルに切り替わる。

#### [0052]

ついで、ワード線駆動クロック信号(WLCLK)がHレベルに切り替わる。 それによって、従来のプレート線駆動信号(PLCLK)および新たなプレート 線駆動信号(PLDRV)がHレベルに切り替わり、データの読み出しがおこなわれる。データの読み出しが終了すると、従来のプレート線駆動信号(PLCLK)がLレベルに切り替わり、それに伴って、新たなプレート線駆動信号(PLDRV)もLレベルに戻る。そして、ワード線が昇圧されて、破壊されたデータが書き戻される。

#### [0053]

その後、プリチャージ信号(/PRC)がHレベルに戻る。そして、ワード線駆動クロック信号(WLCLK)がLレベルに切り替わり、チップ選択信号(/CS)がHレベルに復帰し、通常動作が終了する。この処理の間、データ破壊信号(DEL) および読み出し動作を制御する信号(DELCTL)はLレベルのままである。

#### [0054]

図17は、本発明をプレート線共有タイプのFeRAMに適用した装置のワード線選択を制御する回路の構成を示す図であり、図18はその動作のタイミング・ダイヤグラムである。図17に示すように、この回路は、従来の回路(図30参照)の構成に、2個のノア・ゲート91、92と2個のインバータ93、94を追加した構成となっている。なお、図17に示す構成において、図30と同じ構成については同一の符号を付して説明を省略する。

#### [0055]

一方のノア・ゲート91には、アドレス選択信号(ADDR\_SEL)とデータ破壊信号(DEL)が入力され、その出力信号はインバータ93により反転されて、ブロック選択信号(BLOCKSEL)とともに第1のナンド・ゲート10に入力される。また、もう一方のノア・ゲート92には、アドレス選択信号(ADDR\_SEL)の反転信号(/ADDR\_SEL)とデータ破壊信号(DEL)が入力され、その出力信号はインバータ94により反転されて、ブロック選択信号(BLOCKSEL)とともに第2のナンド・ゲート15に入力される。

#### [0056]

図18に示すように、データ破壊信号(DEL)がHレベルとなり、ブロック 選択信号(BLOCKSEL)がHレベルとなると、アドレス選択信号(ADD R\_SEL)によらず、第1のナンド・ゲート10の出力信号、すなわち第1の NMOSトランジスタ11のゲート入力信号(WLPC1)はLレベルとなる。 したがって、第1のNMOSトランジスタ11はオフ状態となる。

#### [0057]

また、第1のナンド・ゲート10の出力信号は、第1のインバータ12により 反転され、第2のNMOSトランジスタ13を介して、第3のNMOSトランジ スタ14のゲートに、Hレベルのゲート信号(WLSEL1GT)として入力さ れるので、第3のNMOSトランジスタ14はオン状態となる。したがって、第 1のワード線を駆動する信号(WLCLK1L)がVDDレベルとなる。

#### [0058]

一方、アドレス選択信号(ADDR\_SEL)の反転信号(/ADDR\_SEL)はLレベルとなるが、その電位レベルによらず、第2のナンド・ゲート15の出力信号もLレベルとなる。第2のナンド・ゲート15から、第2のワード線の駆動信号(WLCLK2L)が出力されるまでの回路構成は、第1のナンド・ゲート10から、第1のワード線の駆動信号(WLCLK1L)が出力されるまでの回路構成と同じであるため、第2のワード線の駆動信号(WLCLK2L)もVDDレベルとなる。つまり、1本のプレート線を共有する一対のワード線が両方とも同時に選択されたことになる。したがって、ノア・ゲート91、92およびインバータ93、94は多重選択手段としての機能を有する。このようにワード線の多重選択をおこなうことによって、ワード線とプレート線が1対1で対応している構成に比べて、同一ブロックのデータを2倍の速さで破壊することができる。

#### [0059]

図19は、本発明を、アクセス等の有効回数を制限する機能の実現に適用した例を示す模式図である。この機能を実現するにあたっては、あらかじめメモリ領域全体100のうちの所定のブロック101にデータが書き込まれた状態で出荷される。そして、エンドユーザ側で読み出しがおこなわれるたびに、このデータが書き込まれたブロック101内のデータが一つずつ読み出され、リストアされずに破壊される。アクセス制限データが書き込まれたブロック101に対するプ

レート線の駆動回路 103 は、上述したケース 1 と同様である。また、通常のデータ領域として使用されるメモリ領域(メモリバンク) 102 に対するプレート線の駆動回路 (PL Driver) 104 は、従来同様である。なお、図 19 において、符号 105 はワード線駆動回路 (WL Driver)であり、符号 106 はセンスアンプ (S/A) である。

[0060]

図20は、アクセス制限データが書き込まれたブロック101に対するプレート線駆動回路103と、通常のデータ領域として使用されるメモリ領域102に対するプレート線の駆動回路104の詳細な回路図である。アクセス制限データが書き込まれたブロック101に対するプレート線駆動回路103の個々のプレート線に対する駆動回路は、図3に示すプレート線制御回路(PLCTL)30と同じである。なお、図20に示す構成において、図3と同じ構成については同一の符号を付して説明を省略する。

[0061]

アクセス制限データが書き込まれたブロック101に対するプレート線駆動回路103において、従来のプレート線駆動信号(PLCLK\_SX~PLCLK \_S1)は、ノア・ゲート111およびインバータ112からなる回路により生成される。そして、従来のプレート線駆動信号(PLCLK\_SX~PLCLK \_S1)に基づいて、新たなプレート線駆動信号(PLDRV\_SX~PLDR V\_S1)が生成される。

[0062]

また、通常のデータ領域として使用されるメモリ領域102に対するプレート線の駆動回路104の個々のプレート線に対する駆動回路は、ノア・ゲート113およびインバータ114からなる回路により、従来のプレート線駆動信号(PLCLK\_01~PLCLK\_XX)を生成し、それを2個のインバータ115,116により2回反転して、新たなプレート線駆動信号(PLDRV\_01~PLDRV\_XX)を出力する構成となっている。

[0063]

図21に、アクセス制限データが書き込まれたブロック101からの読み出し

データを外部へ出力するとともに、データのリストアをおこなわない処理のタイミング・ダイヤグラムを、他のプレート線に関する信号との識別のために「S1」を付した信号について示す。図10に示すダイヤグラムと同様に、ビット線BLが接地電位にプリチャージされた後に、新たなプレート線駆動信号(PLDRV\_S1)がLレベルに戻るので、リストアがおこなわれない。したがって、アクセス等の有効回数が1回減ることになる。

## [0064]

図22に、アクセス制限データが書き込まれたブロック101からの読み出しデータを外部へ出力するとともに、データのリストアをおこなう処理のタイミング・ダイヤグラムを示す。これは、アクセス制限データが書き込まれたブロック101を、上述したようにアクセス制限データをあらかじめ記憶させておくために用いることのほかに、通常のリストアをおこなうメモリ領域と同じ形態で使用することができる構成となっており、通常のメモリ領域としての使用を選択したときのダイヤグラムである。図16に示すダイヤグラムと同様に、新たなプレート線駆動信号(PLDRV\_S1)がLレベルに戻った後、ビット線BLが接地電位にプリチャージされるまでの間に、リストアがおこなわれる。

#### [0065]

図23に、通常のデータ領域として使用されるメモリ領域102からの読み出しデータを外部へ出力するとともに、データのリストアをおこなう処理のタイミング・ダイヤグラムを、他のプレート線に関する信号との識別のために「01」を付した信号について示す。図16に示すダイヤグラムと同様に、新たなプレート線駆動信号(PLDRV\_01)がLレベルに戻った後、ビット線BLが接地電位にプリチャージされるまでの間に、リストアがおこなわれる。

#### [0066]

上述した実施の形態によれば、データの読み出し動作後にデータの書き戻しがおこなわれないため、データの読み出し動作によって破壊されたデータは読み出し終了後も破壊されたままとなるので、アプリケーション等の作業時に用いられた不要なデータを容易に破壊することができる。また、データの上書きをおこなわずにデータを破壊するため、ワード線の昇圧を停止することができ、さらには

読み出しデータを外部に出力しない場合にはセンスアンプの動作を停止することができるので、データ破壊時の消費電力を抑えることができる。

[0067]

以上において本発明は、上述した実施の形態に限らず、種々変更可能である。 たとえば、メモリデバイス20から読み出されたデータを外部へ出力しない場合 、ビット線の電位を接地電位にクランプする代わりに、ビット線の電位をフロー ティングとしてもよい。

[0068]

(付記1)強誘電体メモリよりなるメモリブロック、および前記メモリブロック に対するアクセスの制御をおこなう周辺回路を有する半導体記憶装置において、

前記メモリブロックに対するデータ読み出し動作によって前記メモリブロックのデータが破壊された領域に、当該破壊されたデータを書き戻す動作を停止するデータ破壊手段を具備することを特徴とする半導体記憶装置。

[0069]

(付記2)前記データ破壊手段は、ビット線が接地電位にプリチャージされた後にプレート線の電位を下げるプレート線制御回路を有することを特徴とする付記 1に記載の半導体記憶装置。

[0070]

(付記3)前記プレート線制御回路がプレート線の電位を下げるタイミングを、 ビット線が接地電位にプリチャージされる前にするか、ビット線が接地電位にプ リチャージされた後にするかを、外部から切り替える切り替え手段を備えている ことを特徴とする付記2に記載の半導体記憶装置。

[0071]

(付記4)前記切り替え手段は、外部から入力される制御信号であることを特徴とする付記3に記載の半導体記憶装置。

[0072]

(付記5)ビット線が接地電位にプリチャージされた後に、前記プレート線制御 回路がプレート線の電位を下げるまでの間、ワード線を書き込み電圧まで昇圧する動作を停止する昇圧停止手段を備えていることを特徴とする付記1~4のいず れか一つに記載の半導体記憶装置。

[0073]

(付記6)前記昇圧停止手段は、ワード線に接続されたカップリング容量の電位を制御するブースト制御回路であることを特徴とする付記5に記載の半導体記憶装置。

[0074]

(付記7)前記ブースト制御回路がワード線の昇圧を停止するか否かを外部から切り替える切り替え手段を備えていることを特徴とする付記5に記載の半導体記憶装置。

[0075]

(付記8)前記切り替え手段は、外部から入力される制御信号であることを特徴とする付記7に記載の半導体記憶装置。

[0076]

(付記9)前記メモリブロックから読み出されたデータを外部へ出力するのを停止するデータ出力停止手段を備えていることを特徴とする付記1~8のいずれか一つに記載の半導体記憶装置。

[0077]

(付記10)前記データ出力停止手段は、ビット線を所定電位にクランプするクランプ回路であることを特徴とする付記9に記載の半導体記憶装置。

[0078]

(付記11)前記クランプ回路がビット線を所定電位にクランプするか否かを外部から切り替える切り替え手段を備えていることを特徴とする付記10に記載の半導体記憶装置。

[0079]

(付記12)前記切り替え手段は、外部から入力される制御信号であることを特徴とする付記11に記載の半導体記憶装置。

[0080]

(付記13) センスアンプがビット線の電位を増幅するのを停止するセンシング 停止手段を備えていることを特徴とする付記9~12のいずれか一つに記載の半 導体記憶装置。

[0081]

(付記14)前記センシング停止手段がセンスアンプの動作を停止するか否かを 外部から切り替える切り替え手段を備えていることを特徴とする付記13に記載 の半導体記憶装置。

[0082]

(付記15)前記切り替え手段は、外部から入力される制御信号であることを特徴とする付記14に記載の半導体記憶装置。

[0083]

(付記16) 同一のプレート線と組み合わされている2本のワード線の電位を同時に上昇させる多重選択手段を備えていることを特徴とする付記1~15のいずれか一つに記載の半導体記憶装置。

[0084]

(付記17) 前記多重選択手段が、同一のプレート線と組み合わされている2本のワード線の電位を同時に上昇させるか否かを外部から切り替える切り替え手段を備えていることを特徴とする付記16に記載の半導体記憶装置。

[0085]

(付記18)前記切り替え手段は、外部から入力される制御信号であることを特徴とする付記17に記載の半導体記憶装置。

[0086]

(付記19)付記4、付記8、付記12、付記15および付記18の制御信号は同一の信号であることを特徴とする半導体記憶装置。

[0087]

【発明の効果】

本発明によれば、データの読み出し動作によって、そのデータ読み出し対象の メモリ領域のデータは破壊されるが、その破壊されたデータが読み出し動作後に 書き戻されないので、当該メモリ領域のデータは破壊されたままとなる。したが って、アプリケーション等の作業時に用いられた不要なデータを容易に破壊する ことができる。また、本発明によれば、データを破壊する際に、データの上書き をおこなう必要がないので、ワード線の昇圧や、センスアンプの動作を停止する ことができる。したがって、データ破壊時の消費電力が抑えられる。

#### 【図面の簡単な説明】

#### 【図1】

本発明にかかる半導体記憶装置の全体構成を示す概略図である。

#### 【図2】

本発明にかかる半導体記憶装置のプレート線制御回路の機能について説明するための図である。

## 【図3】

本発明にかかる半導体記憶装置のプレート線制御回路の構成の一例を示す回路図である。

#### 【図4】

本発明にかかる半導体記憶装置のデータ破壊信号ラッチ回路の機能について説明するための図である。

#### 【図5】

本発明にかかる半導体記憶装置のデータ破壊信号ラッチ回路の構成の一例を示す回路図である。

## 【図6】

本発明にかかる半導体記憶装置のビット線クランプ回路の構成の一例を示す回 路図である。

#### 【図7】

本発明にかかる半導体記憶装置のセンスアンプの動作を制御する回路の機能について説明するための図である。

#### 【図8】

本発明にかかる半導体記憶装置のワード線の昇圧を制御する回路の構成の一例を示す回路図である。

#### 【図9】

本発明にかかる半導体記憶装置において、読み出しデータを外部へ出力するとともに、データのリストアをおこなわない場合の処理を示すフローチャートであ

る。

#### 【図10】

本発明にかかる半導体記憶装置において、読み出しデータを外部へ出力するとともに、データのリストアをおこなわない処理のタイミング・ダイヤグラムである。

#### 【図11】

本発明にかかる半導体記憶装置において、読み出しデータの外部出力とデータのリストアをともにおこなわない場合の処理を示すフローチャートである。

#### 【図12】

本発明にかかる半導体記憶装置において、読み出しデータの外部出力とデータのリストアをともにおこなわない処理のタイミング・ダイヤグラムである。

#### 【図13】

本発明にかかる半導体記憶装置において、読み出しデータの外部出力とデータのリストアをともにおこなわない処理のタイミング・ダイヤグラムである。

#### 【図14】

本発明にかかる半導体記憶装置において、ワード線の昇圧をおこなわない処理 のタイミング・ダイヤグラムである。

#### 【図15】

本発明にかかる半導体記憶装置において、センスアンプを動作させない処理の タイミング・ダイヤグラムである。

#### 【図16】

本発明にかかる半導体記憶装置において、読み出しデータを外部へ出力するとともに、データのリストアをおこなう処理のタイミング・ダイヤグラムである。

#### 【図17】

本発明にかかる半導体記憶装置をプレート線共有タイプのFeRAMに適用した場合のワード線選択を制御する回路の構成を示す回路図である。

#### 【図18】

図17に示す回路の動作を示すタイミング・ダイヤグラムである。

#### 【図19】

本発明を、アクセス等の有効回数を制限する機能の実現に適用した例を示す模式図である。

【図20】

図19に示す構成におけるプレート線駆動回路の詳細な構成を示す回路図である。

【図21】

図20に示す回路において、アクセス制限データが書き込まれたブロックから の読み出しデータを外部へ出力するとともに、データのリストアをおこなわない 処理のタイミング・ダイヤグラムである。

【図22】

図20に示す回路において、アクセス制限データが書き込まれたブロックから の読み出しデータを外部へ出力するとともに、データのリストアをおこなう処理 のタイミング・ダイヤグラムである。

【図23】

図20に示す回路において、通常のデータ領域として使用されるメモリ領域からの読み出しデータを外部へ出力するとともに、データのリストアをおこなう処理のタイミング・ダイヤグラムである。

【図24】

従来のFeRAMにおけるデータ読み出し処理を示すフローチャートである。

【図25】

従来のFeRAMにおけるデータ読み出し処理のタイミング・ダイヤグラムである。

【図26】

従来のFeRAMにおけるワード線を昇圧させるための回路の構成を示す回路 図である。

【図27】

図26に示す回路の動作を示すタイミング・ダイヤグラムである。

【図28】

ワード線とプレート線とが1対1で対応するタイプのFeRAMを示す模式図

である。

【図29】

2本のワード線が1本のプレート線を共有するタイプのFeRAMを示す模式 図である。

【図30】

従来のプレート線共有タイプのFeRAMにおけるワード線選択を制御する回路の構成を示す回路図である。

【図31】

図30に示す回路の動作を示すタイミング・ダイヤグラムである。


【符号の説明】

- DEL 切り替え手段(データ破壊信号)
- 20 半導体記憶装置(メモリデバイス)
- 21 メモリブロック
- 22 メモリブロック周辺回路
- 30 データ破壊手段(プレート線制御回路)
- 66,67 データ出力停止手段
- 70 センシング停止手段(センスアンプ制御回路)
- 81 昇圧停止手段(ブースト制御回路)
- 91, 92, 93, 94 多重選択手段

【書類名】 図面


【図1】

# 本発明にかかる半導体記憶装置の全体構成を示す概略図




# 【図2】

本発明にかかる半導体記憶装置のプレート線制御回路の機能について説明するための図




【図3】



【図4】

# 本発明にかかる半導体記憶装置の データ破壊信号ラッチ回路の機能について説明するための図




【図5】

本発明にかかる半導体記憶装置のデータ破壊信号ラッチ回路の構成の一例を示す回路図 'LATCHED \_DEL1 **53** 54 VDD CS EDGE1 /DEL0 8


# 【図6】

本発明にかかる半導体記憶装置のビット線クランプ回路の構成の一例を示す回路図




# 【図7】

本発明にかかる半導体記憶装置のセンスアンプの 動作を制御する回路の機能について説明するための図




## 【図8】

本発明にかかる半導体記憶装置の ワード線の昇圧を制御する回路の構成の一例を示す回路図



## 【図9】

本発明にかかる半導体記憶装置において、読み出しデータを外部へ出力するとともに、 データのリストアをおこなわない場合の処理を示すフローチャート




【図10】

本発明にかかる半導体記憶装置において、読み出しデータを外部へ出力するとともに、 データのリストアをおこなわない処理のタイミング・ダイヤグラム CS0 — /DELAYED\_CS — CS\_EDGE0 — CS\_EDGE1 — - SO/ /LATCHED\_DEL1 -DELCTL -SS DEL . DELO PLCLK . LATCHED\_DEL2 . WLCLK /PRC PLDRV **DELCTL2** 

7

【図11】


本発明にかかる半導体記憶装置において、読み出しデータの外部出力と データのリストアをともにおこなわない場合の処理を示すフローチャート




【図12】

本発明にかかる半導体記憶装置において、読み出しデータの外部出力と データのリストアをともにおこなわない処理のタイミング・ダイヤグラム \_₹ PLCLK -CS0 -- VDELAYED\_CS DEL -/DELO -/LATCHED\_DEL1 -PLDRV -- SO/ SS CS\_EDGE0 -CS\_EDGE1 -WLCLK -LATCHED\_DEL2 -DELCTL -DELCTL2 -/PRC.

【図13】



【図14】




出証特2002-3103566


【図15】

本発明にかかる半導体記憶装置において、センスアンプを動作させない処理のタイミング・ダイヤグラム WL – PLCLK – SACLK – SAE – /DELCTL — BL – /BL – /PRC –

【図16】



【図17】




【図18】

図17に示す回路の動作を示すタイミング・ダイヤグラム **.**T' <u>Ŧ</u> ADDR\_SEL — /ADDR\_SEL — WLBOOT\_ WLSEL1GT-WLSEL2GT-WLPC1 -WLCLOCK-WLPC2-WLCLK1L-WLCLK2L-OEL-BLOCKSEL-


出証特2002-3103566

# 【図19】


本発明を、アクセス等の有効回数を制限する機能の実現に適用した例を示す模式図




【図20】




# 【図21】



【図22】




【図23】




### 【図24】

#### 従来のFeRAMにおけるデータ読み出し処理を示すフローチャート




【図25】



出証特2002-3103566


【図26】

#### 従来のFeRAMにおけるワード線を昇圧させるための 回路の構成を示す回路図




【図27】

図26に示す回路の動作を示すタイミング・ダイヤグラム




### 【図28】

## ワード線とプレート線とが1対1で対応するタイプのFeRAMを示す模式図




## 【図29】


### 2本のワード線が1本のプレート線を共有するタイプのFeRAMを示す模式図



【図30】



【図31】



【書類名】 要約書

【要約】

【課題】 強誘電体メモリよりなる半導体記憶装置において、保存されている不要なデータを効率よく、かつ少ない消費電力で破壊すること。

【解決手段】 データ破壊信号(DEL)とチップ選択信号(/CS)との組み合わせにより、アドレスにより指定されたメモリ領域に対して読み出し動作をおこなった後、ビット線を接地電位にプリチャージしてからプレート線の電位を下げることによって、その読み出し動作によってデータが破壊された領域にデータが書き戻されるのを停止する。その際、ワード線の電位を、データの書き戻しのための電位まで昇圧せずに、VDDレベルに保つ構成としてもよい。また、ビット線を接地電位にクランプすることによって、読み出されたデータが外部へ出力されるのを停止する構成とし、センスアンプの動作を停止する構成としてもよい

【選択図】 図1

#### 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社